서울 서초구 삼성전자 서초사옥.[사진=뉴시스]
서울 서초구 삼성전자 서초사옥.[사진=뉴시스]

[뉴시안= 조현선 기자]삼성전자가 파운드리(반도체 위탁생산) 생태계 구축을 추진한다. 차세대 반도체 설계자산(IP) 글로벌 톱3 기업인 시높시스, 케이던스, 알파웨이브와의 협력을 통해 글로벌 파운드리 1위 업체인 대만 TSMC에 대한 추격에 속도를 낸다는 방침이다. 

삼성전자는 오는 28일(현지시각) 미국 새너제이(산호세)에서 열리는 삼성파운드리포럼에서 시높시스와 케이던스, 알파웨이브 등 IP 파트너와의 협력 내용과 최첨단 IP 로드맵 전략을 공개할 예정이라고 14일 밝혔다. 

IP는 반도체의 특정 기능을 회로로 구현한 설계 블록이다. 반도체칩 설계 시 이를 활용하면 고성능의 제품을 빠르게 만들 수 있어 반도체 설계의 필수 요소로 꼽힌다.

이번 협업으로 국내외 팹리스 고객들은 삼성전자 파운드리 공정에 최적화된 IP를 제품 개발 단계에 따라 적기에 활용할 수 있게 됐다는 설명이다.  삼성전자가 공정설계키트(PDK), 설계방법론(DM) 등 최첨단 IP 개발에 필요한 파운드리 공정 정보를 IP 파트너에 전달하고, 파트너들은 삼성전자의 파운드리 공정에 최적화된 IP를 개발해 국내외 팹리스 고객에 제공하는 방식이 될 것으로 보인다. 

반도체 IP는 초미세공정과 함께 파운드리 업계의 핵심 경쟁력으로 꼽힌다. 삼성전자는 인공지능(AI)·그래픽처리장치(GPU)·고성능 컴퓨팅(HPC)·모바일 등 다양한 분야에서의 개발 지원 역량을 높여 치열한 고객 유치 경쟁에서 우위를 확보하겠다는 전략이다. 특히 IP 개발·검증에만 최소 2년가량의 시간이 소요되는 만큼 이번 협력을 통해 칩 개발부터 최종 양산까지의 시간을 1년 6개월∼2년으로 줄일 수 있을 것으로 예상된다.

아울러 이번 협력에는 파운드리 전 응용처에 필요한 핵심 IP가 포함될 것으로 알려졌다. 6세대 고속 입출력 인터페이스(PCIe), 112Gbps SerDes(직렬-병렬 변환기) 등 고속 데이터 입출력을 가능케 하는 인터페이스 IP와 칩렛(여러 반도체를 하나의 패키지에 넣는 기술) 등 최첨단 패키지용 UCIe(칩렛 등 차세대 반도체 패키지를 위한 기술) IP 등을 글로벌 IP 생태계 파트너들과 개발한다는 계획이다. 

한편 삼성전자는 이번 파트너십을 통해 글로벌 파운드리 시장에서의 경쟁력 확보에 속도를 낸다는 방침이다. 

시장조사업체 트렌드포스에 따르면 올해 1분기 글로벌 파운드리 시장 내 점유율은 대만 TSMC(60.1%)가 압도적 1위를 지키고 있으며, 삼성전자는 12.4%에 그쳤다. 양사의 격차는 전 분기(42.7%포인트) 대비 47.7%포인트로 더욱 벌어진 상태다. 

저작권자 © 뉴시안 무단전재 및 재배포 금지